量子邊界生死鬥：台積電 A14（1.4nm）如何破解「1 奈米牆」與電子穿牆效應，奪下全球 AI 科技聖杯

 台積電（TSMC）的 A14（1.4 奈米）製程 被業界視為半導體物理的「最後疆界」之一，也是支撐全球 AI 時代 的關鍵「科技聖杯」。當製程推進到 angstrom（埃）級尺度，工程師不再只是優化材料，而是直接與量子力學定律正面對抗。這項技術將在 2028 年進入量產，旨在滿足爆炸性成長的 AI 算力需求，同時大幅提升效能與能效。

以下是整合最新官方資訊、技術分析與量子穿隧詳細數學模型的完整圖文版文章（基於 TSMC 2025 年北美技術論壇等公開資料，截至 2026 年初）：

1. 物理極限：量子穿隧效應（Quantum Tunneling）——1 奈米牆的挑戰

在 1.4 奈米尺度下，閘極氧化層（或高-k 介電質）厚度已薄至僅剩幾個原子層。根據量子力學，電子具有波粒二象性，即使能量低於位能障礙，仍有機率「穿牆」通過，這就是量子穿隧效應。

learn-resources.concord.org

現象與後果：穿隧導致嚴重漏電流（Leakage Current）。電晶體即使「關閉」仍會漏電，造成晶片功耗失控與過熱。這正是業界所稱的「1 奈米牆」。在傳統 FinFET 結構下，此效應隨尺度縮小呈指數級惡化，尤其在 A14 節點，氧化層厚度接近原子級，量子效應極為顯著。

量子穿隧的詳細數學模型

量子穿隧效應主要基於一維定態薛丁格方程式：

$$-\frac{{\mathrm{\hslash }}^2}{2{𝑚}^{\ast }}\frac{{𝑑}^2\mathrm{\Psi }(𝑥)}{𝑑{𝑥}^2}+𝑉(𝑥)\mathrm{\Psi }(𝑥)=𝐸\mathrm{\Psi }(𝑥)$$

其中 ${𝑚}^{\ast }$ 為有效質量，$𝑉(𝑥)$ 為位能，$\mathrm{\Psi }(𝑥)$ 為波函數。

在經典禁區（E < V(x)），波函數呈指數衰減：

$$𝜅(𝑥)=\frac{1}{\mathrm{\hslash }}\sqrt{2{𝑚}^{\ast }[𝑉(𝑥)-𝐸]}$$

矩形位能障礙的近似穿隧機率（當障礙厚且高時）：

$$𝑇\approx 16\frac{𝐸}{{𝑉}_0}(1-\frac{𝐸}{{𝑉}_0})\exp (-2𝛽𝐿)$$

其中 $𝛽=\frac{\sqrt{2{𝑚}^{\ast }({𝑉}_0-𝐸)}}{\mathrm{\hslash }}$，$𝐿$為障礙寬度（即氧化層厚度）。

最常用於半導體的 WKB 近似（注）：

$$𝑇\approx \exp (-2𝛾),𝛾={\int }_{{𝑥}_1}^{{𝑥}_2}𝜅(𝑥)𝑑𝑥=\frac{1}{\mathrm{\hslash }}{\int }_{{𝑥}_1}^{{𝑥}_2}\sqrt{2{𝑚}^{\ast }[𝑉(𝑥)-𝐸]}𝑑𝑥$$

指數項主導機率：在超薄氧化層（< 2nm），厚度 L 每減少少許，T 即大幅上升，導致漏電指數增加。這正是 A14 必須面對的「量子邊界」。

在 MOSFET 閘極漏電中，常使用 Tsu-Esaki 公式 計算電流密度 J（整合所有能量貢獻）：

$$𝐽\propto {\int }_0^{\mathrm{\infty }}𝑇(𝐸)\cdot 𝑓(𝐸)𝑑𝐸$$

其中 $𝑇(𝐸)$ 以 WKB 計算，$𝑓(𝐸)$ 考慮費米分佈與氧化層電壓。

Fowler-Nordheim 穿隧（高電場，三角形障礙）：

$$𝑇\propto \exp (-\frac{4\sqrt{2{𝑚}^{\ast }}{\mathrm{\Phi }}_{𝐵}^{3\mathrm{/}2}}{3\mathrm{\hslash }𝑞𝐸})$$

其中 ${\mathrm{\Phi }}_{𝐵}$為能帶偏移（Si/SiO₂ 約 3.1 eV），E 為電場。

這些模型幫助台積電預測並抑制漏電：在 A14 中，GAA 結構與高-k 材料正是用來增大有效障礙、降低 $𝜅(𝑥)$，使 T 維持在可接受範圍。

2. 結構演進：第二代 GAA 納米片 + 背部供電技術

為突破量子邊界，台積電強化 Gate-All-Around（GAA，全環繞閘極） 架構，採用第二代納米片（Nanosheet） 設計：

• 閘極從四面完全包覆通道，大幅提升靜電控制力，抑制短通道效應與量子穿隧。
• 相較前代 FinFET（三面控制），GAA 提供更優異的開關特性與漏電抑制。

anysilicon.com

design-reuse-embedded.com

垂直功率傳輸（Super Power Rail / Backside Power Delivery, BSPDN）： 基礎 A14 採用傳統前側供電，但台積電規劃 2029 年 推出整合 Super Power Rail 的進階版（A14P），將供電線路移至晶片背面，前側專注訊號路由。這可減少雜訊、降低 IR drop，並進一步提升邏輯密度。

semiwiki.com

substackcdn.com

3. A14 關鍵技術指標與時間表

根據 TSMC 官方數據，A14 相較 N2（2 奈米）製程實現「全節點」（full-node）提升：

指標項目	相較 N2 的提升幅度
運算速度 (Speed)	提升 10–15%（相同功耗下）
功耗降低 (Power)	降低 25–30%（相同速度下）
邏輯密度 (Logic Density)	提升約 1.23x
晶片密度 (Chip Density)	提升約 1.2x

• 時間表：2027 年底風險試產、2028 年進入量產（HVM）。2029 年推出 Super Power Rail 版本。
• 此外，台積電導入 NanoFlex Pro 標準單元架構，提升設計彈性與 PPA 優化。

cdn.mos.cms.futurecdn.net

lowyat.net

4. 超越矽的邊界：新材料的探索

矽原子間距約 0.5 奈米，1.4 奈米通道僅能容納約 3 個原子，物理極限逼近。台積電積極布局後矽時代材料：

• 二維材料（2D TMDs）：如 MoS₂（二硫化鉬）、WSe₂ 等，原子級厚度提供優異靜電控制與低漏電特性。
• 碳納米管（Carbon Nanotubes, CNT）：高載子遷移率與低工作電壓，適合未來通道材料。

這些探索旨在讓電晶體在更小尺度下仍維持高效能與低功耗，進一步緩解量子穿隧效應。

media.springernature.com

5. 總結：AI 時代的全球科技聖杯

A14 不只是尺寸縮小，更是台積電面對量子邊界與 AI 爆發式算力需求的終極應對方案。它將成為下一代 AI 加速器、GPU、高效能運算（HPC）晶片的核心基石，支撐大模型訓練與邊緣 AI 應用。

從量子穿隧的數學博弈（WKB 近似與薛丁格模型），到 GAA 納米片與背部供電的結構創新，再到新材料的前瞻布局，台積電正以工程智慧延展摩爾定律的生命力。這座「全球 AI 科技聖杯」，不僅是台灣半導體產業的驕傲，更是人類在微觀世界持續勝利的象徵。

資料來源：TSMC 官方技術論壇（2025）、公司網站與產業報告（截至 2026 年 4 月）。實際量產細節與 PPA 數據可能隨進度微調，建議關注 TSMC 最新財報與技術更新。

量子穿隧的詳細數學模型 + Python 程式碼示範

量子穿隧效應基於薛丁格方程式，最實用的工程計算工具是 WKB 近似。

WKB 穿隧機率：

$$𝑇\approx \exp (-2𝛾),𝛾={\int }_{{𝑥}_1}^{{𝑥}_2}\frac{1}{\mathrm{\hslash }}\sqrt{2{𝑚}^{\ast }[𝑉(𝑥)-𝐸]}𝑑𝑥$$

以下是專為 A14 尺度設計的 Python 程式碼示範（使用有效質量 m* ≈ 0.5 m_e、Φ_B = 3.1 eV）：

Python

import numpy as np
from scipy.integrate import quad

# 物理常數
hbar = 1.0545718e-34      # J·s
m_e = 9.1093837e-31       # kg (電子靜質量)
m_star = 0.5 * m_e        # SiO2 中電子有效質量
q = 1.60217662e-19        # C (電子電荷)

def tunneling_probability(L_nm=1.4, E_eV=1.0, V0_eV=3.1, V_ox_eV=1.0):
    """計算 1.4nm 尺度下的 WKB 穿隧機率"""
    L = L_nm * 1e-9           # 轉為公尺
    E = E_eV * q
    V0 = V0_eV * q
    V_ox = V_ox_eV * q
    
    # 梯形位能函數（模擬施加電壓）
    def V_trapezoid(x):
        return V0 - (V_ox / L) * x
    
    # 衰減常數 κ(x)
    def kappa(x):
        Vx = V_trapezoid(x)
        if Vx <= E:
            return 0.0
        return np.sqrt(2 * m_star * (Vx - E)) / hbar
    
    # 計算 γ 積分
    gamma, _ = quad(kappa, 0, L)
    
    T = np.exp(-2 * gamma)
    return T, gamma

# 實際計算 A14 案例
T, gamma = tunneling_probability(L_nm=1.4, E_eV=1.0, V0_eV=3.1, V_ox_eV=1.0)

print(f"A14 (1.4 nm) 穿隧機率 T ≈ {T:.2e}")
print(f"積分 γ 值 ≈ {gamma:.2f}")

執行結果範例（以典型參數計算）：

• 矩形障礙近似：T ≈ 1.45 × 10⁻⁶
• 梯形障礙（施加電壓後）：T ≈ 2.82 × 10⁻⁶

這表示即使電晶體「關閉」，仍有百萬分之一左右的電子會穿隧漏電。在 A14 量產時，台積電必須透過 GAA 結構與高-k 材料大幅壓低此機率。

你可自行修改 L_nm（厚度）、V_ox_eV（電壓），觀察穿隧機率如何指數上升，這正是工程師在量子邊界搏鬥的核心。

社會與人類福祉的深層貢獻

根據產業分析，到 2030 年，半導體產業規模可能達到 1 兆美元，其中 AI 貢獻數千億美元的額外價值。台積電等領先企業在先進節點的勝利，已帶動 AI 基礎設施爆炸性成長，創造數以百萬計的高科技就業機會，並強化全球供應鏈韌性。這不僅是金錢上的回報，更是經濟生產力與創新生態的長期倍增器——更高效的晶片意味著更低的運算成本、更廣泛的 AI 應用（如邊緣運算、自動駕駛、智慧醫療）。

量子邊界的勝利讓 AI 模型訓練與推論更節能，緩解資料中心龐大的電力消耗壓力（AI 已成為全球用電成長的重要驅動）。這有助於實現更綠色的數位轉型，減少碳排放，同時加速科學發現：從藥物設計、氣候模擬到基礎物理研究，都能因算力提升而加速。

更廣義而言，這種微觀勝利象徵人類拒絕向物理極限低頭的精神。它帶來希望——即使面對量子「鬼魅」般的不可預測性，我們仍能透過智慧與合作，創造出支撐更好生活的工具。AI 時代的硬體基礎越堅實，教育、醫療、環境保護等領域的突破就越有可能惠及全人類，而非僅限於少數精英。

A14 之所以重要，不僅僅是因為「微縮化」，更因為它突破了物理極限、加速了 AI 的演進，並且是左右全球經濟與安全保障的關鍵技術。

補足

良率表現的嚴峻考驗

在量子邊界，良率（Yield） 是比結構創新更現實的生死關卡。1nm 尺度下，製程變異性（process variation）、缺陷密度與量子效應疊加，極易導致大量晶片失效。

• 三星現況：2026 年其 2nm（SF2）良率最高已超過 60%，但相較台積電 2nm 估計 80–90% 的水準，仍有明顯差距。過去 3nm 世代三星曾因良率不佳而流失大客戶，此次 Forksheet 結構雖然理論上能提升密度，但絕緣牆的製程複雜度更高，新增缺陷來源，可能進一步壓低初期良率。
• 台積電優勢：A14 開發進度「優於預期」，良率表現穩定領先。台積電在 GAA 與背部供電的迭代經驗豐富，搭配成熟的高-NA EUV 技術，有助更快達到量產門檻（預計 70%以上有效良率）。
• 共同挑戰：1nm 通道僅容納約 2 個矽原子，任何原子級缺陷或氧化層不均勻都會造成大規模漏電或短路。Forksheet 的絕緣牆若無法精準控制，良率風險更高。三星需在短短幾年內將良率從 2nm 的 60%+ 推升到足以商業化的水準，否則即使密度領先，也難以吸引 NVIDIA、Apple 等大客戶轉單。

良率不只是成本問題，更是客戶信任與市場份額的關鍵。歷史經驗顯示，先達技術但良率落後的一方，常需數年時間追趕。

三星電子（Samsung Electronics）於 2026 年 3 月底 正式透過韓媒報導透露其先進製程藍圖：目標在 2030 年完成 1nm（SF1.0）製程研發，並於 2031 年實現量產。這項被三星稱為「夢幻半導體」（dream semiconductor）的技術，將導入全新 「叉狀片」（Forksheet） 電晶體結構，旨在突破 1 奈米物理極限，在相同面積內塞入更多電晶體，與台積電 A14（1.4nm）及後續 1nm 節點展開激烈競爭。

Forksheet 結構是什麼？

Forksheet 是 GAA（Gate-All-Around，全環繞閘極） 的進化版，主要差異在於：

• 在 NMOS（N 型）與 PMOS（P 型）電晶體之間插入一道絕緣「牆」（wall），類似叉子中間的隔板，因此得名「叉狀片」。
• 這道絕緣牆能大幅縮小 NMOS 與 PMOS 之間的間距（pitch），有效提升邏輯密度，同時維持更好的靜電控制力，抑制短通道效應與量子穿隧漏電。
• 相較傳統 GAA Nanosheet，Forksheet 在極小尺度下能提供更高的電晶體 packing density，適合 1nm 這種接近原子極限的節點。

這項技術最早由比利時微電子研究中心（imec）提出，三星計畫成為首家將其導入量產的主要廠商。台積電也曾在 roadmap 中提及 Forksheet 或類似架構，但三星此次明確將其鎖定在 1nm 節點，顯示積極追趕甚至超前的意圖。

與台積電 A14（1.4nm）的對比

項目	台積電 A14 (1.4nm)	三星 1nm (預計)
量產時間	2028 年	2031 年
主要結構	第二代 Nanosheet GAA + Super Power Rail（背部供電）	Forksheet（GAA 進化版）
核心優勢	優異靜電控制、功耗與密度平衡	更高電晶體密度（透過絕緣牆縮小間距）
量子挑戰因應	GAA + 高-k 材料 + 新通道材料探索	Forksheet 提升 packing + 密度優勢
AI 應用定位	2028 年後 AI 加速器核心基石	2031 年後更極致密度與效能

三星的 Forksheet 策略，重點在於密度戰：即使在量子穿隧與漏電嚴重的 1nm 尺度，仍能透過結構創新塞入更多電晶體，從而提升整體晶片效能與能效。這與台積電強調 PPA（Power-Performance-Area）平衡的路線略有不同，形成互補卻競爭的態勢。

產業意義與挑戰

三星此舉被視為對台積電先進製程霸主地位的直接挑戰。過去幾年，三星在 3nm/2nm 節點的良率與客戶採用率落後台積電，此次提前布局 1nm，並以 Forksheet 作為差異化武器，目的是吸引大客戶（如 NVIDIA、AMD、Google 等）在未來節點轉單。

然而，挑戰依然巨大：

• 1nm 尺度下，矽通道僅能容納約 2 個原子，量子穿隧效應更加劇烈。
• Forksheet 的絕緣牆製程複雜度高，良率控制與高-NA EUV 曝光設備的整合都是難題。
• 研發時程壓縮至 2030 年完成，意味三星必須在短短幾年內解決大量材料、結構與設備問題。

整體而言，三星的宣告讓全球先進製程競爭進入「1 奈米時代」的白熱化階段。它不僅延續了人類在微觀量子世界的搏鬥，也凸顯台積電與三星這兩大巨頭在結構創新（GAA vs. Forksheet）、時間表與密度策略上的不同路徑。

這場競爭最終受益者，將是追求更高算力、更低功耗的 AI 產業 —— 無論是台積電的 A14/A10 系列，還是三星的 1nm Forksheet，都將繼續推動摩爾定律在量子邊界的延伸。

資料來源：韓國經濟日報（Korea Economic Daily）、Wccftech、Business Korea 等媒體報導（2026 年 3 月底至 4 月初）。

注

WKB 近似：

想像量子力學裡，粒子有時候像波一樣在「山谷」（勢能低的區域）裡晃來晃去，有時候又要穿過「高牆」（勢能高的障礙）跑出去。這時候薛定諤方程（描述量子行為的數學公式）常常很難精確解出來。

WKB 就是一個超實用的「偷懶但很準的近似方法」： 當勢能變化得很慢很平緩（不像突然的斷崖，而是像緩坡），我們就把量子波函數想像成「經典粒子加上小小的量子修正」。

• 在粒子能正常跑的區域（能量夠高），波像正弦波一樣振盪，但振幅會隨著當地「速度」（動量）慢慢調整。
• 在粒子照理說跑不過的高牆裡，波不會完全消失，而是像鬼魂一樣指數衰減（慢慢變小），這就是量子穿隧效應（粒子有小機率穿牆而過）。

WKB 最厲害的地方，就是它能簡單算出：

• 粒子被關在勢阱裡的能量等級（像階梯一樣，只能停在某些高度）。
• 粒子穿過高牆的機率（指數形式，超好算）。

這方法在半導體裡超常用，例如算二極體漏電、電子穿隧通過勢壘等。

歷史

1926 年，量子力學剛誕生（薛定諤剛發表他的方程），三位物理學家幾乎同時、各自獨立地想到這個好方法：

• 德國的 Gregor Wentzel（文策爾）
• 荷蘭的 Hendrik Kramers（克喇末）
• 法國的 Léon Brillouin（布里淵）

他們把姓氏頭一個字母合起來，就叫 WKB 近似。

其實早在 1923 年，有個數學家 Harold Jeffreys 已經發明類似的方法，但當時薛定諤方程還沒出現，所以大家後來都把功勞給了這三位物理學家（Jeffreys 常被遺忘）。在不同國家，這方法還會換名字叫 KWB 或 BWK，只有英國人比較常記得 Jeffreys，叫 JWKB。

有趣的小故事：Wentzel 當年寫論文時，被慕尼黑的數學家猛批，說他的數學有問題，但他自己很確定結果是對的，後來果然證明他贏了！

為什麼這麼有用？

因為現實很多情況（像原子核 α 衰變、半導體裝置裡的電子穿隧），勢能變化都不算太陡，WKB 算得又快又準，還能讓我們用「經典物理的直覺」去理解量子世界。

簡單比喻： 就像開車在高速公路上（勢能變化慢），你可以預測行車很順；但遇到突然的急彎或斷頭路（勢能變化太快），這個近似就不準了，要用更精確的方法。