Quobly 量子計算技術專業分析報告

矽自旋量子架構的技術邏輯、產業路線與競爭格局

報告編號： QC-2025-001
報告日期： 2025年11月
報告類型： 技術與產業分析
機密等級： 內部參考

執行摘要

本報告深入分析 Quobly 公司在矽自旋量子計算領域的技術優勢、產業定位與競爭態勢。主要發現包括：

核心論點：

• 矽自旋量子位元（silicon spin qubit）是唯一能與現代半導體產業深度整合的量子技術路線
• Quobly 憑藉 CEA-Leti 的 FD-SOI 製程能力與 Cryo-CMOS 整合技術，在可擴展性上具備結構性優勢
• 相較於超導、離子阱等主流路線，矽自旋在量產化路徑上更具長期競爭力

關鍵數據：

• 截至2025年11月，Quobly 已完成超過4,000萬歐元融資
• 目標2027年推出100量子位元（qubit）工業化原型
• 長期目標2031年達成100萬量子位元系統

投資建議： 矽自旋路線代表量子計算的「半導體化」趨勢，Quobly 是該領域歐洲最具潛力的標的之一。

目錄

1. 產業背景：量子計算的可擴展性困境
2. 技術分析：矽自旋量子位元的原理與優勢
3. 核心技術：FD-SOI 與 Cryo-CMOS 的戰略意義
4. 公司概況：Quobly 的技術資產與發展路徑
5. 競爭分析：主流量子技術路線比較
6. 風險評估：技術挑戰與市場風險
7. 結論與建議
8. 附錄：技術名詞解釋

1. 產業背景：量子計算的可擴展性困境

1.1 量子計算的發展階段

全球量子產業已從「概念驗證」階段邁向「容錯量子計算」（fault-tolerant quantum computing）競賽。根據2025年產業資料，主要里程碑包括：

2019-2023：量子優勢驗證期

• Google 實現「量子優勢」（Quantum Supremacy）
• IBM 推出超過1,000量子位元系統
• 多家新創完成大規模融資

2024-2025：工程瓶頸顯現期

• 超導系統擴展遭遇控制線瓶頸
• 離子阱面臨封裝與串接難題
• 產業開始重新評估技術路線

2026-2030：量產化競賽期（預測）

• 能與半導體產業整合的路線將獲得優勢
• 矽自旋路線預計進入快速成長期

1.2 主流技術路線的擴展瓶頸

超導量子位元（Superconducting Qubit）

代表廠商： Google、IBM
現況： IBM Condor 系統達1,121量子位元（2023）

瓶頸分析：

• 每個量子位元需要獨立微波控制線
• 當系統規模超過10,000量子位元，控制線數量呈指數級增長
• 極低溫環境（~20 mK）導致冷卻成本高昂
• 2025年業界共識：超導路線難以突破萬量子位元級別

囚禁離子（Trapped Ion）

代表廠商： IonQ、Quantinuum
現況： Quantinuum H2 系統達56量子位元，閘極保真度99.9%

瓶頸分析：

• 單一離子阱系統物理尺寸龐大
• 多個離子阱模組串接技術不成熟
• 真空系統維護成本高
• 擴展至千量子位元級別面臨工程挑戰

光子量子計算（Photonic Quantum Computing）

代表廠商： PsiQuantum、Xanadu
現況： 理論上可常溫運作，但元件整合度低

瓶頸分析：

• 單光子源效率與穩定性問題
• 光子元件（波導、調製器）整合難度高
• 2025年商業化路徑仍不明朗
• 需要突破性的光子整合技術

1.3 產業需求：可量產的量子架構

分析上述瓶頸，產業真正需要的是：

1. 與成熟產業整合：能借力現有半導體供應鏈
2. 物理可擴展性：量子位元密度高，單晶片可容納大量量子位元
3. 控制系統簡化：不需為每個量子位元配置獨立控制線
4. 成本可控：隨產能擴張而降低單位成本

矽自旋量子位元是唯一同時滿足上述四項條件的技術路線。

2. 技術分析：矽自旋量子位元的原理與優勢

2.1 矽自旋量子位元的物理原理

矽自旋量子計算利用矽晶格中「單一電子的自旋狀態」作為量子資訊載體：

量子態表示：

• 自旋向上 |↑⟩ = 邏輯態 |1⟩
• 自旋向下 |↓⟩ = 邏輯態 |0⟩
• 量子疊加態：α|↑⟩ + β|↓⟩

操控方式：

• 使用電場或磁場控制電子自旋方向
• 透過量子點（quantum dot）結構限制電子位置
• 利用電子交換作用實現兩量子位元閘極

關鍵優勢： 矽是全球最成熟、最純淨、特性最一致的半導體材料。利用矽作為量子系統基底，可直接繼承半導體產業70年累積的工藝技術。

2.2 三大技術優勢分析

優勢一：奈米級尺寸實現極高密度

尺寸對比：

• 超導量子位元：~100 微米（μm）
• 矽自旋量子位元：~100 奈米（nm）
• 尺寸比例：1000:1

密度計算： 以300mm晶圓為例：

• 超導量子位元：約可容納 1,000-2,000 個量子位元
• 矽自旋量子位元：理論上可容納 > 100,000 個量子位元

實際案例： Intel 於2024年在 Nature 期刊發表的研究顯示，單片300mm矽晶圓可製造超過24,000個量子點裝置。這證明矽自旋在物理密度上具備數量級優勢。

優勢二：與 CMOS 製程天然相容

CMOS 相容性的戰略意義：

CMOS（互補式金屬氧化物半導體）是全球所有現代晶片的製造基礎。矽自旋量子位元能直接使用 CMOS 製程，意味著：

1. 可利用現有晶圓廠
• TSMC、Intel、三星等產線可直接製造
• 無需建設專用量子晶片廠
• 大幅降低資本支出

2. 繼承半導體產業的規模效應

• 成本隨產能擴張而下降（摩爾定律）
• 良率改善速度快
• 供應鏈成熟穩定

3. 製程技術持續演進

• 可利用先進製程節點（7nm、5nm、3nm）
• 量子位元密度隨製程微縮而提升
• 性能改善路徑明確

2025年進展： Quobly 與 STMicroelectronics 合作，使用28nm FD-SOI製程生產量子晶片，目標2027年實現100量子位元工業化生產。這是全球首個使用標準半導體產線製造量子處理器的計畫。

優勢三：矽材料的低噪音特性

材料純淨度：

• 現代半導體級矽純度可達99.9999999%（9個9）
• 同位素純化矽-28（²⁸Si）可進一步降低核自旋噪音
• 矽晶格結構穩定，缺陷密度極低

相干時間表現： 相干時間（coherence time）是量子位元保持量子態的時間，直接影響可執行的量子運算複雜度。

實測數據：

• Intel 2024年報告：單電子自旋量子位元相干時間達微秒級
• 在1K溫度下（相對超導的~20mK高50倍），仍可維持穩定量子態
• 未來優化空間大：使用同位素純化矽可進一步延長相干時間

噪音來源分析： 矽自旋系統的主要噪音來源：

1. 核自旋噪音（可透過同位素純化解決）
2. 電荷噪音（可透過 FD-SOI 絕緣層抑制）
3. 溫度噪音（需維持低溫環境）

相較於超導系統的多種噪音源（兩能階系統、準粒子等），矽自旋系統更易優化。

2.3 技術成熟度評估

當前狀態（2025年11月）：

• 單量子位元操控：已成熟，保真度 > 99.9%
• 兩量子位元閘極：可實現，保真度 ~99%（仍需改善）
• 多量子位元系統：10-100量子位元規模，處於工程開發階段
• 量測讀出：微秒級，需進一步加速

技術缺口：

1. 兩量子位元閘極保真度落後超導約10%
2. 量子位元讀出速度需提升至奈秒級
3. 大規模陣列的一致性控制技術
4. 量子誤錯修正架構的實現

發展趨勢： 隨著 EUV 微影技術、原子級製程控制技術的成熟，上述缺口預計在2027-2030年間逐步克服。

3. 核心技術：FD-SOI 與 Cryo-CMOS 的戰略意義

3.1 FD-SOI 技術解析

什麼是 FD-SOI？

FD-SOI = Fully Depleted Silicon-on-Insulator
全耗盡絕緣層上矽技術

結構特徵：

[頂層矽薄膜（7-12nm）] ← 主動元件層

[埋藏式氧化層（BOX）] ← 絕緣層（~25nm SiO₂）

[矽基底]

核心優勢：

1. 絕緣層隔離效應
• 底層絕緣層完全隔離寄生電容
• 電場分布更乾淨、可預測
• 雜訊顯著降低

2. 超薄頂層矽

• 完全耗盡型通道（無自由載子）
• 閘極控制能力更強
• 短通道效應抑制佳

3. 背閘控制

• 可透過基底施加電壓調整閾值
• 實現更精細的元件特性調節

FD-SOI 對矽自旋量子位元的價值

① 電荷噪音抑制

量子點系統對電荷環境極度敏感。FD-SOI 的埋藏式氧化層能有效隔離基底電荷擾動，創造「超乾淨」的量子操作環境。

實測效果：

• 電荷噪音降低 1-2 個數量級
• 量子點電位穩定性提升
• 量子位元相干時間延長

② 量子點精準定義

矽自旋量子位元需要在奈米尺度精確定義量子點結構。FD-SOI 的超薄頂層矽與強閘極控制能力，使得：

• 量子點尺寸可控制在 50-100nm
• 量子點間耦合強度可精準調節
• 單電子佔據態穩定

③ 製程一致性

FD-SOI 是成熟的半導體製程，GlobalFoundries、STMicroelectronics 等廠商已量產28nm、22nm節點。這確保：

• 晶圓間一致性高（Wafer-to-wafer uniformity）
• 良率可控
• 可重複性佳

3.2 Cryo-CMOS：低溫控制電子學

控制系統：量子計算的真正瓶頸

問題陳述： 量子位元本身很小，但控制系統極其龐大。以超導系統為例：

• 1個量子位元需要 2-5條微波控制線
• 1,000個量子位元需要 2,000-5,000條控制線
• 每條線從室溫連接至 ~20mK，產生熱負載
• 冷卻系統功耗與成本隨量子位元數量爆炸式增長

產業共識： 「控制電子學是量子計算可擴展性的最大瓶頸，而非量子位元本身。」

Cryo-CMOS 的突破性解決方案

核心概念： 將控制電路晶片直接放置在低溫環境（~4K），靠近量子位元晶片。

為何矽自旋可以做到？

1. 控制頻率較低
• 超導量子位元：微波頻段（~5-10 GHz）
• 矽自旋量子位元：射頻/基頻（~1-100 MHz）
• 低頻信號更易在低溫下產生與傳輸

2. 功耗更低

• 矽自旋控制能耗比超導低 2-3 個數量級
• 低溫環境下 CMOS 功耗進一步降低
• 熱負載可控

3. CMOS 電路可低溫運作

• 標準 CMOS 電路在 4K 溫度下仍可正常工作
• 甚至某些性能（如載子遷移率）會提升

架構優勢：

傳統架構：

[室溫控制電子學] → [長距離傳輸線] → [低溫量子位元]

問題：線材多、熱負載大、訊號衰減

Cryo-CMOS 架構：

[室溫高階控制] → [簡化連接] → [低溫控制晶片] → [量子位元晶片]

優勢：線材少、熱負載低、延遲小、整合度高

工程價值：

1. 控制線數量減少 10-100倍
2. 冷卻系統成本降低
3. 訊號延遲降低，控制保真度提升
4. 系統複雜度大幅簡化

CEA-Leti 的 Cryo-CMOS 領先地位

技術實力：

• 全球少數能設計並製造 Cryo-CMOS 晶片的機構
• 已實現 28nm FD-SOI 製程的低溫控制晶片
• 驗證溫度範圍：300K 至 4K

Quobly 的繼承： Quobly 作為 Leti 分拆公司，完整繼承這項核心能力。2025年與 SEALSQ 的合作更將後量子密碼學（PQC）整合至 Cryo-CMOS 系統，提升安全性。

3.3 技術護城河分析

為何 FD-SOI + Cryo-CMOS 構成競爭壁壘？

1. 技術複雜度高
• 需同時掌握量子物理、半導體工藝、低溫電子學
• 跨領域人才稀缺
• 研發週期長（10年以上）

2. 產業資源門檻

• 需要與晶圓廠深度合作
• 需要低溫測試設備與環境
• 資本投入大

3. 全球競爭者少

• Intel：唯一在矽自旋 + Cryo-CMOS 有相當實力的競爭者
• AIST（日本）：技術能力強，但工業化進度較慢
• 其他量子公司多專注單一技術環節

Quobly 的差異化優勢：

• 來自 Leti 的完整技術棧
• 與 STMicroelectronics 的獨家製造合作
• 歐洲量子生態系統的戰略支持

4. 公司概況：Quobly 的技術資產與發展路徑

4.1 公司背景

基本資訊：

• 公司名稱： Quobly（原名 Siquance，2024年更名）
• 成立時間： 2024年（作為 CEA-Leti 分拆公司）
• 總部位置： 法國格勒諾布爾（Grenoble）
• 員工規模： 約50-100人（估計，2025年）
• 融資狀況： 已完成超過4,000萬歐元融資（截至2025年11月）

核心來源： Quobly 源於 CEA-Leti 與 CEA-IRIG 長達10年的矽自旋量子研究計畫。CEA-Leti 是歐洲最重要的半導體研究機構之一，其技術成果曾孵化多家成功企業（如 Soitec）。

4.2 核心技術資產

① FD-SOI 量子晶片設計與製造能力

技術細節：

• 使用 28nm FD-SOI 製程
• 300mm 晶圓級製造
• 量子點陣列設計與優化
• 單電子控制技術

產能規劃：

• 2025-2026：原型晶片階段（10-50量子位元）
• 2027：100量子位元工業化原型（Q100T 計畫）
• 2031：目標100萬量子位元系統

② Cryo-CMOS 控制晶片技術

能力範圍：

• 4K 溫度下運作的控制電路設計
• 射頻/基頻訊號產生與處理
• 多通道並行控制
• 整合型 DAC/ADC（數位類比轉換器）

2025年進展： 與 SEALSQ 合作，將後量子密碼學演算法嵌入控制晶片，為未來量子安全通訊做準備。

③ 量子軟體與模擬工具

QLEO 量子模擬器：

• 2025年6月推出升級版
• 支援 GPU 加速（NVIDIA CUDA-Q）
• 可模擬矽自旋量子系統特性
• 用於演算法開發與系統優化

軟硬整合策略： 2025年7月與法國國家信息與自動化研究所（Inria）合作，共同開發量子誤錯修正協議，加速軟硬體協同發展。

4.3 戰略合作夥伴

STMicroelectronics（意法半導體）

合作內容：

• 獨家使用 ST 的 28nm FD-SOI 產線
• 共同開發量子晶片製程
• 目標量產化

戰略意義： ST 是全球前十大半導體公司，擁有完整的 FD-SOI 製造能力。這項合作確保 Quobly 能以商業規模製造量子晶片。

Inria（法國國家信息與自動化研究所）

合作內容：

• 量子演算法研究
• 量子誤錯修正協議開發
• 軟硬體協同設計

SEALSQ

合作內容：

• 後量子密碼學整合
• 量子安全通訊方案
• Cryo-CMOS 安全晶片

4.4 發展路線圖

短期目標（2025-2027）

Q100T 計畫：100量子位元工業化

• 時間：2027年完成
• 目標：
• 100個高一致性量子位元
• 兩量子位元閘極保真度 > 99%
• 可重複製造（良率 > 80%）
• 與 Cryo-CMOS 控制晶片整合

技術驗證重點：

1. 大規模量子點陣列的製程穩定性
2. 量子位元間串擾（crosstalk）抑制
3. 快速讀出電路設計
4. 低溫系統整合

中期目標（2028-2031）

千量子位元至百萬量子位元擴展

• 2028-2029：1,000量子位元系統
• 2030：10,000量子位元系統
• 2031：目標100萬量子位元

技術挑戰：

1. 模組化架構設計（類似 GPU 的 Tile 架構）
2. 晶片間量子態傳輸
3. 分布式 Cryo-CMOS 控制系統
4. 大規模量子誤錯修正實現

長期願景（2032+）

容錯量子計算系統

• 邏輯量子位元 > 1,000
• 可執行實用量子演算法
• 應用領域：
• 藥物設計與分子模擬
• 材料科學
• 金融風險分析
• 人工智慧優化
• 量子安全通訊

4.5 商業模式

定位： Fabless 量子處理器設計公司

收入來源（預測）：

1. 量子處理器銷售（2027年起）
• 銷售對象：研究機構、雲端運算公司、企業客戶
• 定價模式：依量子位元數量與性能定價

2. 量子運算即服務（QCaaS）（2028年起）

• 透過雲端平台提供量子運算能力
• 類似 AWS、Azure 的量子服務

3. 技術授權

• 量子晶片設計 IP
• Cryo-CMOS 控制技術

4. 客製化開發

• 為特定應用開發專用量子處理器

4.6 財務概況

融資歷程（截至2025年11月）：

• 總融資額：> 4,000萬歐元
• 最新融資：2100萬歐元（用於 Q100T 計畫）
• 主要投資者：歐洲創投、法國公共投資銀行（Bpifrance）

資金用途：

1. 研發費用（60%）：晶片設計、製程開發、系統整合
2. 產線費用（25%）：與 ST 的製造合作、測試設備
3. 人才招募（10%）：量子物理學家、半導體工程師
4. 營運費用（5%）

估值： 未公開（推測在1-2億歐元區間）

5. 競爭分析：主流量子技術路線比較

5.1 技術路線對比矩陣

維度	超導量子位元	囚禁離子	光子量子	矽自旋量子位元
代表公司	IBM, Google	IonQ, Quantinuum	PsiQuantum	Quobly, Intel
量子位元數量（2025）	1,000	50-100	原型階段	10-100
單量子位元保真度	>99.9%	>99.99%	發展中	>99.9%
兩量子位元保真度	~99%	~99.9%	發展中	~99%
相干時間	50-200 μs	秒級	長（理論）	微秒級（提升中）
運作溫度	~20 mK	室溫（離子阱）	室溫	~1K
量子位元尺寸	~100 μm	毫米級	光子（無質量）	~100 nm
CMOS 相容性	低	無	低	極高
可擴展性	中（控制線瓶頸）	低（系統龐大）	高（理論）	極高
製造成本趨勢	隨規模上升	隨規模上升	未知	隨規模下降
量產化時程	困難	困難	未知	2027-2030
商業化成熟度	高（雲服務已上線）	中（有限商用）	低	低（快速提升中）

5.2 競爭者深度分析

超導路線：IBM & Google

優勢：

• 技術最成熟，已有千量子位元級系統
• 軟體生態完整（Qiskit, Cirq）
• 雲端服務商業化（IBM Quantum, Google Quantum AI）
• 已展示量子優勢（Google Sycamore, 2019）
• 產業認知度高，吸引大量開發者

劣勢：

• 控制線擴展瓶頸明顯，萬量子位元級別困難
• 極低溫運作（~20 mK）成本高昂
• 相干時間限制運算複雜度
• 不易與半導體產業整合

2025年策略： IBM 專注於模組化量子處理器設計，試圖通過量子通訊連接多個模組。Google 則強化誤錯修正研究，目標實現邏輯量子位元。

威脅評估： 短期內（2025-2027）仍是市場領導者，但長期擴展性受限。若矽自旋路線在2027-2030年取得突破，可能面臨技術路線切換壓力。

囚禁離子路線：IonQ & Quantinuum

優勢：

• 量子閘極保真度最高（>99.9%）
• 相干時間長（秒級）
• 量子位元間全連接（any-to-any connectivity）
• 適合執行高精度量子演算法

劣勢：

• 單一離子阱系統規模有限（<100 量子位元）
• 系統體積龐大，難以縮小
• 多模組串接技術不成熟
• 真空系統維護複雜且昂貴

2025年策略： IonQ 專注於提升單系統量子位元數量，目標2025年達64個可計算量子位元。Quantinuum 則開發光子介面，嘗試實現離子阱模組間連接。

威脅評估： 在高精度小規模量子計算領域有優勢，但難以擴展至千量子位元級別。適合特定應用（如量子化學），但不太可能成為通用量子計算主流。

光子路線：PsiQuantum

優勢：

• 室溫運作（理論上）
• 光子天然適合量子通訊
• 可利用光子積體電路技術

劣勢：

• 單光子源效率低且不穩定
• 光子元件整合技術不成熟
• 光子損耗問題嚴重
• 2025年仍無可運作的原型系統公開展示

2025年策略： PsiQuantum 與 GlobalFoundries 合作建立光子晶圓廠，專注於光子元件製造技術。採取「一步到位」策略，目標直接建造百萬量子位元系統。

威脅評估： 技術風險極高，商業化時程不確定。若成功將是顛覆性的，但失敗概率也相當高。對 Quobly 短中期威脅較小。

矽自旋路線：Intel

Intel 的優勢：

• 全球最大半導體製造商，擁有完整產業鏈
• Tunnel Falls 量子晶片（12量子位元）已可提供外部研究使用
• 擁有先進製程技術（EUV 微影）
• 2024年發表多篇高影響力論文（Nature 期刊）
• 2025年與日本 AIST 簽署合作備忘錄，加強亞洲布局

Intel 的劣勢：

• 垂直整合模式較重，反應速度慢
• 量子業務在公司內部優先級不明確
• 主要為自用研發，商業化策略不清晰

Quobly vs Intel：差異化分析

維度	Quobly	Intel
商業模式	Fabless，專注設計	垂直整合（IDM）
製程技術	28nm FD-SOI	先進節點（7nm以下）
產品策略	對外銷售處理器	主要自用研發
產業生態	歐洲量子生態系統	全球但以美國為主
Cryo-CMOS	來自 Leti，領先	有能力但發表較少
量產時程	2027年100量子位元	時程不明確
靈活性	高（新創優勢）	低（大公司慣性）

競爭態勢： Quobly 與 Intel 既是競爭者也可能是互補者。Quobly 在歐洲市場、Fabless 模式、與晶圓廠合作方面更靈活。Intel 在先進製程、資本實力方面更強。

關鍵差異： Quobly 的 FD-SOI 路線可能更適合近期量產，而 Intel 的先進節點路線技術風險更高但長期潛力更大。

5.3 市場定位分析

短期市場（2025-2027）

市場特徵：

• 以研究機構與早期採用者為主
• 量子位元數量 100-1,000 規模
• 主要需求：演算法驗證、概念驗證

競爭格局：

• 超導路線（IBM, Google）佔主導地位
• 離子阱（IonQ）在精密計算領域有優勢
• 矽自旋（Quobly, Intel）開始進入市場

Quobly 策略： 專注於建立技術可信度，透過 Q100T 計畫展示製造能力，與研究機構合作建立應用案例。

中期市場（2028-2031）

市場特徵：

• 進入「實用量子計算」（Utility-scale Quantum Computing）階段
• 量子位元數量 1,000-100,000 規模
• 企業客戶開始實質採用

競爭格局：

• 超導路線面臨擴展瓶頸，市場份額可能下降
• 矽自旋路線開始展現優勢
• 量子雲服務成為主要商業模式

Quobly 策略： 憑藉可擴展性優勢，快速提升量子位元數量，建立 QCaaS 平台，吸引企業客戶。

長期市場（2032+）

市場特徵：

• 容錯量子計算實現
• 量子計算成為主流運算資源
• 應用領域廣泛（藥物、材料、AI、金融等）

競爭格局：

• 能與半導體產業整合的路線（矽自旋）成為主流
• 市場高度整合，少數玩家主導

Quobly 策略： 成為全球矽自旋量子處理器的主要供應商之一，類似今日的 NVIDIA 在 GPU 領域地位。

5.4 競爭優勢總結

Quobly 的核心競爭優勢：

1. 技術整合能力
• 唯一同時掌握 FD-SOI、量子物理、Cryo-CMOS 的團隊
• 來自 Leti 的十年技術累積

2. 產業整合優勢

• 與 STMicroelectronics 的獨家合作
• 可利用成熟半導體供應鏈

3. 可擴展性路徑

• 最清晰的量產化路線圖
• 成本隨規模下降（摩爾定律效應）

4. 地緣戰略價值

• 歐洲量子主權戰略的重要一環
• 歐盟政策與資金支持

主要風險：

• Intel 的資本與技術實力
• 超導路線的先發優勢與生態系統
• 技術開發不確定性

6. 風險評估：技術挑戰與市場風險

6.1 技術風險

高風險項目

① 大規模陣列一致性控制

風險描述： 當量子點數量從 100 擴展至 1,000、10,000，如何確保每個量子位元特性一致是巨大挑戰。

影響：

• 良率下降
• 校準時間指數級增長
• 系統複雜度爆炸

緩解措施：

• 利用 FD-SOI 製程的高一致性
• 開發自動校準演算法
• 採用模組化架構設計

概率評估： 中高（60%機率在2027前克服）

② 量子位元讀出速度

風險描述： 當前矽自旋量子位元讀出時間為微秒級，需提升至奈秒級才能與超導競爭。

影響：

• 量子演算法執行時間延長
• 量子誤錯修正效率降低

緩解措施：

• Cryo-CMOS 高速讀出電路開發
• 新型讀出機制研究（如自旋-光子轉換）

概率評估： 中（50%機率在2028前提升至 100 ns 級別）

③ 兩量子位元閘極保真度

風險描述： 當前矽自旋兩量子位元閘極保真度 ~99%，需提升至 >99.9% 才能實現容錯量子計算。

影響：

• 無法執行長深度量子電路
• 容錯量子計算門檻無法達到

緩解措施：

• 優化量子點耦合設計
• 改善電荷噪音抑制
• 使用同位素純化矽

概率評估： 中高（70%機率在2029前達到 99.9%）

中風險項目

④ 低溫系統整合

風險描述： Cryo-CMOS 與量子晶片的熱管理、封裝整合存在工程挑戰。

影響：

• 系統穩定性問題
• 製造成本上升

緩解措施：

• 與專業低溫設備廠商合作
• 分階段驗證整合方案

概率評估： 低中（80%機率克服）

⑤ 量子誤錯修正實現

風險描述： 將理論上的量子誤錯修正編碼（如 Surface Code）在矽自旋系統上實現需要大量工程工作。

影響：

• 容錯量子計算時程延後
• 實用應用受限

緩解措施：

• 與 Inria 合作開發適合矽自旋的誤錯修正協議
• QLEO 模擬器加速協議驗證

概率評估： 中（60%機率在2030前實現）

6.2 市場風險

高風險項目

① 技術路線競爭

風險描述： 若超導或其他路線在2027-2030年間取得突破性進展（如實現實用容錯量子計算），可能壓縮矽自旋的市場窗口。

影響：

• 市場認知度與資金向其他路線集中
• Quobly 的差異化價值降低

概率評估： 中（30%機率發生重大競爭威脅）

應對策略：

• 加速 Q100T 計畫，展示量產能力
• 強化可擴展性敘事
• 建立差異化應用場景

② 客戶採用速度低於預期

風險描述： 量子計算應用開發速度可能慢於預期，導致市場需求不足。

影響：

• 收入增長緩慢
• 融資難度增加

概率評估： 中高（40%機率市場成熟速度慢於預期）

應對策略：

• 與潛在客戶早期合作，共同開發應用
• 提供易用的軟體工具與 API
• 建立示範案例（killer application）

中風險項目

③ 製造合作夥伴風險

風險描述： 與 STMicroelectronics 的合作若出現問題（如產能分配、技術分歧），可能影響量產計畫。

影響：

• 量產時程延後
• 需尋找替代製造夥伴

概率評估： 低（15%機率）

應對策略：

• 維持良好合作關係，確保互利
• 建立備用製造合作選項（如 GlobalFoundries）

④ 資金風險

風險描述： 量子計算開發週期長、資本需求大，若後續融資困難可能影響研發進度。

影響：

• 研發進度放緩
• 人才流失

概率評估： 低中（20%機率）

應對策略：

• 建立多元化融資渠道（創投、政府補助、戰略投資）
• 控制燒錢速度，確保關鍵里程碑達成
• 尋求戰略夥伴投資（如半導體公司、雲端服務商）

6.3 監管與地緣政治風險

高風險項目

① 量子技術出口管制

風險描述： 量子計算被視為戰略技術，各國可能加強出口管制，影響國際業務。

影響：

• 限制銷售區域
• 技術合作受限

概率評估： 中高（50%機率面臨出口限制）

應對策略：

• 建立區域化生產與服務能力
• 遵守歐盟、美國等地監管要求
• 專注於民用應用，避免敏感領域

② 歐盟量子主權政策

風險/機會描述： 歐盟推動「數位主權」戰略，可能對歐洲量子企業提供額外支持，但也可能附加限制條件。

影響：

• 正面：政策與資金支持增加
• 負面：可能限制與非歐盟企業合作

概率評估： 高（70%機率獲得政策支持）

應對策略：

• 積極參與歐盟量子旗艦計畫
• 建立歐洲供應鏈優勢
• 平衡國際合作與區域優先

6.4 風險矩陣總覽

風險類別	風險等級	發生概率	影響程度	優先級
大規模陣列一致性	技術	40%	高	高
讀出速度提升	技術	50%	中	中高
閘極保真度	技術	30%	高	高
技術路線競爭	市場	30%	高	高
客戶採用速度	市場	40%	中	中高
製造夥伴關係	營運	15%	中	中
資金短缺	財務	20%	高	中高
出口管制	政策	50%	中	中高

總體風險評估： Quobly 面臨的主要風險集中在技術開發與市場時機兩個方面。技術風險相對可控（源於 Leti 的深厚基礎），市場風險需密切監控競爭動態。

7. 結論與建議

7.1 核心結論

① 矽自旋是最具長期潛力的量子技術路線

基於以下理由：

• 唯一能與半導體產業深度整合的技術
• 可利用摩爾定律式的規模效應
• 物理密度最高，可擴展性最強
• 控制系統最簡化（Cryo-CMOS）

② Quobly 在矽自旋路線中具備結構性優勢

基於以下資產：

• CEA-Leti 十年技術累積
• FD-SOI 與 Cryo-CMOS 的獨特組合
• 與 STMicroelectronics 的製造合作
• 清晰的量產化路線圖

③ 2027-2030 是矽自旋路線的關鍵窗口期

• 超導路線的擴展瓶頸將更明顯
• 矽自旋的量產化優勢將逐步體現
• Quobly 若能按計畫推出 100-1,000 量子位元系統，將建立市場地位

④ 主要不確定性在於技術開發速度與市場時機

• 技術風險可控但需持續投入
• 市場需求增長速度存在不確定性
• 競爭對手動態需密切監控

7.2 投資建議

對風險投資者（VC）：

評級： 積極關注 / 選擇性投資

理由：

• 技術路線長期前景明確
• 團隊與技術資產強
• 2027年 Q100T 是重要驗證節點

建議：

• 在 2025-2026 年參與融資輪次
• 關注 Q100T 計畫執行進度
• 設定清晰的里程碑退出機制

風險提示：

• 技術開發週期長（5-10年）
• 需要持續大額資本投入
• 市場時機不確定性高

對戰略投資者（半導體/雲端公司）：

評級： 高度推薦戰略合作

理由：

• 量子計算是下一代運算基礎設施
• 矽自旋路線與現有業務自然銜接
• Quobly 的技術可補強自身量子布局

建議動作：

1. 半導體公司（如 TSMC, Samsung）：
• 評估製造合作可能性
• 投資以獲取技術洞察
• 準備未來量子晶片產能

2. 雲端服務商（如 AWS, Azure, 阿里雲）：

• 早期客戶合作，共同開發應用
• 戰略投資獲取優先採購權
• 準備量子雲服務布局

3. 系統整合商（如 Atos, HPE）：

• 合作開發量子-經典混合系統
• 共同開拓企業客戶市場

對政策制定者：

建議：

• 持續支持歐洲矽自旋量子研發
• 確保 Quobly 獲得充足政策資源
• 建立歐洲量子供應鏈生態系統

戰略意義： 量子計算是數位主權的關鍵要素。Quobly 代表歐洲在可量產量子技術路線上的最佳機會。

7.3 監控指標

技術進展指標：

• Q100T 計畫執行進度（2027目標）
• 兩量子位元閘極保真度提升曲線
• 量子位元讀出速度改善
• 與 STMicroelectronics 合作進展

市場指標：

• 客戶合作數量與質量
• 融資進度與估值變化
• 專利申請數量與質量
• 團隊規模與關鍵人才招募

競爭動態指標：

• Intel 矽自旋路線進展
• 超導路線擴展瓶頸是否顯現
• 光子路線 PsiQuantum 是否有突破
• 產業整體投資趨勢變化

政策環境指標：

• 歐盟量子旗艦計畫資金分配
• 量子技術出口管制政策變化
• 各國量子戰略更新

7.4 關鍵問題與後續研究方向

需深入研究的問題：

1. Quobly 與 Intel 的技術差異細節
• FD-SOI vs 先進節點的優劣比較
• 量產化速度預測
• 可能的合作或競爭場景

2. 矽自旋的應用場景分析

• 哪些量子演算法最適合矽自旋架構？
• 相較超導的差異化優勢體現在哪些應用？

3. 量子計算市場規模與增長預測

• 2027-2035 年市場規模演進
• 不同技術路線的市場份額預測

4. Quobly 的競爭護城河深度

• 技術可複製性評估
• 競爭對手追趕難度分析

5. 歐洲量子生態系統分析

• 與 Pasqal、Alice&Bob 等歐洲量子公司的協同/競爭關係
• 歐洲量子供應鏈的完整性

附錄：技術名詞解釋

A1. 量子計算基礎術語

量子位元（Qubit） 量子資訊的基本單位，可同時處於 0 和 1 的疊加態。n個量子位元可同時表示 2^n 個狀態。

量子疊加（Superposition） 量子系統可同時處於多個狀態的特性，是量子平行計算的基礎。

量子糾纏（Entanglement） 多個量子位元間的強關聯，一個量子位元的狀態會瞬間影響另一個，是量子計算能力的重要來源。

相干時間（Coherence Time） 量子位元保持量子態的時間。相干時間越長，能執行的量子運算越複雜。典型值從微秒到毫秒不等。

閘極保真度（Gate Fidelity） 量子閘極操作的準確度。例如 99.9% 保真度表示 1000 次操作中有 1 次出錯。容錯量子計算要求 >99.9%。

量子優勢（Quantum Advantage/Supremacy） 量子電腦在特定任務上超越經典電腦的能力。2019年 Google 首次宣稱達成。

容錯量子計算（Fault-Tolerant Quantum Computing） 透過量子誤錯修正，能執行長時間複雜運算而不受噪音影響的量子計算系統。這是實用量子計算的必要條件。

A2. 半導體技術術語

CMOS（互補式金屬氧化物半導體） 現代所有數位晶片的基礎技術，使用 NMOS 和 PMOS 電晶體構成邏輯電路，特點是低功耗、高集成度。

FD-SOI（全耗盡絕緣層上矽） 一種先進的 CMOS 技術，在薄矽層下方有一層絕緣氧化層，特點是低功耗、低噪音、易於縮放。

晶圓（Wafer） 半導體製造的基底，通常為圓形單晶矽片。主流尺寸為 300mm（12吋）。

製程節點（Process Node） 半導體製程技術代別，如 28nm、7nm、3nm。數字越小表示元件越小、集成度越高。

良率（Yield） 晶圓上能正常工作的晶片比例。良率越高，製造成本越低。

EUV 微影（Extreme Ultraviolet Lithography） 使用極紫外光（波長 13.5nm）的先進光刻技術，用於製造 7nm 以下的先進晶片。

A3. 量子技術專有術語

量子點（Quantum Dot） 半導體中的奈米尺度結構，能限制電子在三維空間中的運動，用於定義矽自旋量子位元。

自旋（Spin） 電子的內稟角動量，可視為電子的「自轉方向」。自旋有兩個狀態：向上（↑）或向下（↓）。

Cryo-CMOS 能在低溫環境（通常 4K 或更低）運作的 CMOS 電路，用於控制量子位元並減少控制線數量。

量子誤錯修正（Quantum Error Correction） 透過編碼冗餘，將邏輯量子位元編碼到多個物理量子位元上，從而偵測並修正錯誤的技術。

Surface Code 一種二維格子狀的量子誤錯修正編碼方案，理論上只需物理量子位元保真度 >99% 即可實現容錯計算。

量子退相干（Decoherence） 量子系統與環境交互作用導致量子態破壞的過程。是量子計算的主要敵人。

A4. Quobly 相關術語

Q100T 計畫 Quobly 的百量子位元工業化計畫，目標 2027 年完成，代表從原型到量產的關鍵轉折點。

QLEO 量子模擬器 Quobly 開發的量子系統模擬軟體，支援 GPU 加速，用於演算法開發與系統優化。

Fabless 模式 無晶圓廠模式，公司專注設計而將製造委託給專業晶圓廠（如 Quobly 與 STMicroelectronics 的合作）。

報告結語

矽自旋量子計算代表量子技術的「半導體化」轉折點。

Quobly 憑藉 CEA-Leti 的深厚技術積累、與 STMicroelectronics 的戰略合作，以及對 FD-SOI 與 Cryo-CMOS 的獨特掌握，已在全球矽自旋賽道建立起最清晰、可執行性最強的產業化路徑。

在超導、離子阱、光子等主流路線逐漸暴露可擴展性瓶頸的當下，Quobly 正在抓住2027-2030這一決定性窗口期。若 Q100T 計畫（2027年100量子位元工業化原型）如期實現，Quobly 有望成為歐洲量子主權的核心載體，並在全球範圍內與 Intel 形成雙寡頭競爭格局，最終成為「量子時代的 NVIDIA」最有力競爭者之一。

最終投資判斷：

矽自旋是唯一能夠真正「摩爾定律化」的量子技術路線，而 Quobly 目前是該路線中最接近量產化的歐洲標的。

對於具備5-10年長線視野的投資人與戰略玩家，這是當前歐洲量子領域最高優先級的布局機會。